


中山大學
SUN YAT-SEN UNIVERSITY



计算机组成原理

第五章：存储器层次结构

中山大学计算机学院
陈刚

补充题

1. 假定8位计算机具有24 位地址A23-A0，按其最大寻址能力配置主存储器，采用字节编址方式，请回答下列问题：

- 存储器的容量是多少？
- 如果用2M×1 位的存储器芯片构造该存储器，共需多少个芯片？
- 该存储器需要多少个片选信号？用哪几位地址信号生成这些片选信号？

2、某CPU地址线A_{15} ~ A_0，数据线D_7 ~ D_0，WR为读/写信号，MREQ为访存请求信号。0000H ~ 3FFFH为系统程序区，4000H ~ FFFFH为用户程序区。请用8K×4位ROM芯片和16K×8位RAM芯片构成该存储器，要求说明地址译码方案，并画出ROM芯片、RAM芯片与CPU的连接。

补充题

假定8位计算机具有24 位地址A23-A0，按其最大寻址能力配置主存储器，采用字节编址方式，请回答下列问题：

- 存储器的容量是多少？
  - 24位地址->地址空间是2^24 Byte->16MB;
- 如果用2M×1 位的存储器芯片构造该存储器，共需多少个芯片？
  - 字扩展：16/2=8
  - 位扩展：8/1=8
  - 8*8=64
- 该存储器需要多少个片选信号？用哪几位地址信号生成这些片选信号？
  - 字扩展：8列，每一列需要并接8个芯片的CS
  - 2M需要连接A20-A0， 高3位用于编码生成片选信号：A23-A21

补充题

- 2、某CPU地址线A_{15}～A_0，数据线D_7～D_0，WR为读/写信号，MREQ为访存请求信号。0000H～3FFFH为系统程序区，4000H～FFFFH为用户程序区。请用8K×4位ROM芯片和16K×8位RAM芯片构成该存储器，要求说明地址译码方案，并画出ROM芯片、RAM芯片与CPU的连接。

A15-A12 A11-A8 A7-A4 A3-A0

系统：00|00 0000 0000 0000

00|11 1111 1111 1111

系统容量：2^14=16KB->16/8 * 8/2 =4片8K×4位ROM

用户：01|00 0000 0000 0000

11|11 1111 1111 1111

用户容量：64KB-16KB=48KB 48/16=3片16K×8位RAM

补充题


A15-A12 A11-A8 A7-A4 A3-A0

系统：0000 0000 0000 0000

0011 1111 1111 1111 系统容量：2^14=16KB->16/8 * 8/2 =4片8K×4位ROM

用户：0100 0000 0000 0000

1111 1111 1111 1111 用户容量：64KB-16KB=48KB 48/16=3片16K×8位RAM



课堂练习

- 某计算机的主存地址空间中，从地址0000_{16}到$3FFF_{16}$为ROM存储区域，从4000_{16}到$7FFF_{16}$为保留地址区域，暂时不用，从8000_{16}到$FFFF_{16}$为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：

  (1) 画出地址译码方案

  (2) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。

  (3) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。

  (4) 如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用8K×8的芯片，试画出存储器与CPU的连接图。

确定地址分配

考虑地址连续，设计ROM占用前16KB,地址范围0 ~ 3FFFH；RAM占用后32KB,地址范围8000 ~ 0FFFFH。


画出地址分配表和地址位图

芯片编号	类型与容量	地址范围
0	ROM 8KB	0000H～1FFFH
1	ROM 8KB	2000H～3FFFH
4	RAM 8KB	8000H～9FFFH
5	RAM 8KB	A000H～BFFFH
6	RAM 8KB	C000H～DFFFH
7	RAM 8KB	E000H～FFFFH

片间地址线			片内地址线
A_{15}	A_{14}	A_{13}	A_{12}～A_0
0	0	0	0号ROM芯片
0	0	1	1号
0	1	0	2号
0	1	1	3号
1	0	0	4号RAM芯片
1	0	1	5号
1	1	0	6号
1	1	1	7号

(1) 画出地址译码方案

- **解：**(1)



译码器的输出信号逻辑表达式为：

romsel0 = $\overline{A15} * \overline{A14} * \overline{A13} * \overline{MREQ\#}$

romsel1 = $\overline{A15} * \overline{A14} * A13 * \overline{MREQ\#}$

ramsel0 = $\overline{A15} * A14 * A13 * \overline{MREQ\#}$

ramsel1 = $A15 * \overline{A14} * \overline{A13} * \overline{MREQ\#}$


ramsel2 = $A15 * \overline{A14} * A13 * \overline{MREQ\#}$

ramsel3 = $A15 * A14 * \overline{A13} * \overline{MREQ\#}$

ramsel4 = $A15 * A14 * A13 * \overline{MREQ\#}$


(2) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。

解： (2) 8KB的存储区域可以用8片存储器芯片构成一组实现。8K×1的存储器芯片的地址线需要13条，即A12~0。




(3) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。

解： (3)



(4) 如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用8K×8的芯片，试画出存储器与CPU的连接图。

解：（4）



4.10 本练习题将考查资源冒险、控制冒险和指令集体系结构设计如何影响流水线的执行。本练习题中的问题涉及下面的 MIPS 代码片段

```
sw  r16,12(r6)
lw  r16,8(r6)
beq r5,r4,Label # Assume r5!=r4
add r5,r1,r4
slt r5,r15,r4
```

假定每个流水级的延迟如下：

IF	ID	EX	MEM	WB
200ps	120ps	150ps	190ps	100ps

4.10.1 [10] <4.5>假设所有的分支都被正确预测（控制冒险完全被消除）且没有使用延迟时间槽，并且只有一个存储器（既存储指令又存储数据）。如果一个时钟周期内同时取指和取数据就会发生结构冒险。为保证前进，该冒险必须始终以有利于取数指令的方式解决。该指令序列在仅有一个存储器的五级流水线中执行的总时间是多少？我们知道插入 nop 指令可以消除数据冒险，可以用同样的方法消除这里的结构冒险吗？为什么？

4.10.2 [20] <4.5>假设所有的分支都被正确预测（控制冒险完全被消除）且没有使用延迟时间槽。如果我们改变存取指令的格式，仅使用寄存器（不含偏移地址）进行寻址，那么这些指令不再需要使用 ALU。结果是 MEM 级和 EX 级可以重叠成一级，整个流水线也就成为四级。改变该代码以适应上述 ISA 的改变。假设这个改变不影响时钟周期，对该指令序列而言，这个改变造成的加速比是多少？

4.10.3 [10] <4.5>假设在分支时进行阻塞且没有使用延迟时间槽，那么在 ID 级确定分支方向相对于在 EX 级确定分支方向的加速比是多少？

4.10.4 [10] <4.5>在给定的流水级延迟下，重做练习题 4.10.2，考虑可能的时钟周期变化。如果 EX 级和 MEM 级重叠起来，它们的大部分工作可以并行执行。这样重叠后的 EX/MEM 级的延迟是原来两级的较大者，不能并行工作时延迟还要再加 20ps。

4.10.5 [10] <4.5>在给定的流水级延迟下，重做练习题 4.10.3，考虑可能的时钟周期变化。假设分支方向判断从 EX 级移到 ID 级时，ID 级的延迟增加 50%，而 EX 级的延迟减少 10ps。

4.10.6 [10] <4.5>假设在分支时进行阻塞且没有使用延迟时间槽，如果 beq 指令的地址计算移到 MEM 级，时钟周期将变为多少？该指令序列的总执行时间将变为多少？加速比是多少？假设分支方向判断从 EX 级移到 MEM 级时，EX 级的延迟减少 20ps，而 MEM 级的延迟不变。